A Kirin 9030 Pro szétszerelése feltárja Kína új stratégiáját a fejlett chipgyártás terén

A Kirin 9030 Pro hajtja a Huawei legújabb Mate 80 Pro és Mate 80 Pro Max készülékeit. Gyártója Kína legnagyobb félvezetőgyára, az SMIC, amely a legmodernebb N+3 csomóponton gyártja. A SemiAnalysisnek lehetősége nyílt szétszedni a chipet, és megvizsgálni, hogyan működik, és meglepő eredményekre bukkant. A Kirin 9030 Pro minimális (M0) fémtávolsága mindössze 32,5 nm, ami valamivel szűkebb, mint az Intel 18A-s gyártási folyamatán alapuló Panther Lake processzoroknál található 36 nm.

Ez a megállapítás azért tűnik figyelemre méltónak, mert az Intel legújabb chipjeit extrém ultraibolya (EUV) litográfiával gyártja, míg az SMIC – az évek óta fennálló, az USA által vezetett exportkorlátozások miatt – továbbra sem fér hozzá az ASML EUV-szkennereihez, ezért a régebbi mély ultraibolya (DUV) berendezésekre támaszkodik. A szétszerelés betekintést nyújt abba, hogy a kínai chipgyártók milyen messzire vitték a kiforrott gyártási technológiákat az egyre kifinomultabb mérnöki megoldások révén, ugyanakkor rávilágít arra is, hogy mennyire korlátozott egy egyetlen mutató alapján a félvezető-gyártási folyamatok értékelése.

Mi is pontosan a fémtávolság?

A chip minimális fémtávolságát gyakran M0 rétegnek nevezik. A modern processzorok számos réteg mikroszkopikus rézvezetéket tartalmaznak, amelyek milliárdnyi tranzisztort kötnek össze egymással. A fémtávolság egyszerűen a szomszédos vezetékek közötti távolságot jelenti. Minél kisebb ez a távolság, annál több útválasztási erőforrás (és következésképpen több logika) fér el ugyanazon a területen.

A SemiAnalysis a Kirin 9030 Pro legkisebb vezetékezési rétegét 32,5 nm-re mérte, szemben a TSMC N6-os eljárással gyártott MediaTek Helio G99-es körülbelül 40 nm-es értékével. A kiadvány becslése szerint az SMIC N+3-as eljárása négyzetmilliméterenként körülbelül 113 millió tranzisztort ér el, ami kissé meghaladja a TSMC N6-os eljárásának becsült sűrűségét, amely négyzetmilliméterenként 108 millió tranzisztor. Ezek a számok lenyűgözőek, figyelembe véve, hogy az SMIC eljárása kizárólag DUV-litográfiára támaszkodik, míg az Intel EUV-t használ.

Hogyan sikerült az SMIC-nek a vártnál nagyobb mértékben továbbfejlesztenie a DUV-technológiát

A legégetőbb kérdés az, hogy az SMIC hogyan tudta elérni az EUV-osztályú sűrűséget EUV nélkül. A válasz a gyártás komplexitásában rejlik. Ahelyett, hogy közvetlenül nyomtatná a rendkívül finom áramköri elemeket, az SMIC nagymértékben támaszkodik a Self-Aligned Quadruple Patterning (SAQP) technológiára, egy fejlett litográfiai technikára, amely hatékonyan megsokszorozza a régebbi DUV-berendezések felbontását.

A folyamat azzal kezdődik, hogy egy viszonylag durva mintát nyomtatnak, majd annak széle mentén vékony távtartó anyagokat helyeznek el. Ezek a távtartók ezután egy új maszkot alkotnak, amely még szűkebb struktúrák meghatározására képes. Az eljárás többszöri megismétlésével a mérnökök olyan elemeket hozhatnak létre, amelyek messze kisebbek, mint amit az eredeti expozíció általában lehetővé tenne.

Minden további litográfiai lépés újabb maszkot, újabb igazítási szakaszt és újabb lehetőséget jelent a gyártási hibák kialakulására. A több folyamatlépés közvetlenül magasabb wafer-költségeket, alacsonyabb hozamot és hosszabb gyártási időt jelent. Az SMIC az EUV hiányát nem alapvetően fejlettebb litográfiával, hanem a gyártási kitartással kompenzálja hatékonyan.

A sűrűséget nem csupán a litográfia segítségével lehet elérni

A litográfiai leleményességet félretéve a SemiAnalysis az SMIC sűrűségnövekedésének nagy részét a Design Technology Co-Optimization (DTCO) módszertannak tulajdonítja, amely a félvezetőgyártást és a chiparchitektúrát együttesen fejleszti, ahelyett, hogy azokat egymástól független tudományágakként kezelné.

Ahelyett, hogy kizárólag a kisebb tranzisztorokra támaszkodnának, a mérnökök maguk optimalizálják a standard logikai cellákat: kicsinyítik az izolációs területeket, áthelyezik az érintkezőket, csökkentik a tranzisztorok bordáit és átszervezik az elrendezéseket, hogy további helymegtakarítást érjenek el.

Ahelyett, hogy a chipterület nagy részét a CPU-magoknak szentelné, a Huawei annak jelentős részét a gyorsítótárnak szenteli. A nagy méretű gyorsítótárak csökkentik a külső LPDDR5X memóriához történő költséges hozzáféréseket, javítva a késleltetést, miközben egyidejűleg csökkentik az energiafogyasztást.

A félvezetők teljesítménye ugyanannyira függ az intelligens adatmozgatástól, mint a tranzisztorok méretének csökkentésétől, és a Kirin 9030 Pro bizonyítja, hogy az architektúra optimalizálása mára ugyanolyan fontossá vált, mint maga a gyártási technológia.

A teljesítmény más képet mutat

A Kirin 9030 Pro – és ebből következően az SMIC – hiányosságai a valós teljesítmény vizsgálatakor válnak nyilvánvalóvá. A Huawei legújabb zászlóshajó CPU-ja versenyképes tranzisztorsűrűsége ellenére nagyjából ugyanolyan teljesítményt nyújt, mint a néhány évvel ezelőtti prémium Android-processzorok. A hatékonysági különbség még ennél is nagyobb.

A SemiAnalysis megjegyzi, hogy az Apple kis hatékonyságú magjai bizonyos egészszám-terhelések esetén felülmúlják a Huawei legfőbb CPU-magját, miközben körülbelül egy watt energiát fogyasztanak, szemben a Huawei legteljesítményesebb magjának körülbelül 4,5 wattos fogyasztásával. Hasonlóképpen, a Taishan architektúra a 2021-es Arm Cortex-X2-höz hasonló teljesítményt nyújt, míg az Apple 2020-as M1 processzora hasonló energiafogyasztás mellett továbbra is lényegesen magasabb utasítás/órajel arányt ér el.

A Kirin 9030 Pro így a modern félvezető-fejlesztés egyik fontos valóságát szemlélteti: a tranzisztorsűrűség önmagában már nem határozza meg a vezető szerepet.

Kína félvezetőiparának nagyratörő céljai vannak

A szétszerelés végső soron sokkal szélesebb képet fest, mint egy elektronmikroszkóp alatt végzett lenyűgöző mérés. Az exportkorlátozások kétségtelenül lassították Kína félvezetőipari törekvéseit, de egyúttal arra is kényszerítették a Huawei-hez és az SMIC-hez hasonló vállalatokat, hogy alternatív utakat keressenek. Ahelyett, hogy kizárólag a hagyományos csomópont-méretcsökkentésre támaszkodnának, mindkét vállalat egyre inkább az architektúra optimalizálására koncentrál.

Az év elején a Huawei képviselője, He Tingbo az IEEE Nemzetközi Áramkör- és Rendszer-szimpóziumon (ISCAS) bemutatta azt, amit a vállalat „Tau-skálázási törvénynek” nevez. Ez a keretrendszer a chipen belüli jelterjedési késleltetés csökkentését javasolja a félvezető-fejlesztés következő fő hajtóerejeként. A tranzisztorok egyszerű kicsinyítése csupán a kirakós játék egyik darabja.

Az ilyen stratégiák középpontjában olyan technológiák állnak, mint a LogicFolding, amely az áramköri elrendezéseket átszervezi a kritikus vezetékútvonalak lerövidítése érdekében. A Huawei szerint az év későbbi részében piacra kerülő jövőbeli Kirin processzorok (valószínűleg a Kirin 9040) lesznek az első kereskedelmi forgalomba kerülő chipek, amelyek a LogicFolding technológiát alkalmazzák. A vállalat úgy véli, hogy hosszú távú tervei alapján 2031 körül elérheti a 14 angström (1,4 nm) osztályú gyártási technológiákhoz hasonló tranzisztorsűrűséget.

Kína nem maradhat örökre a DUV-tól függő

A Reuters legutóbbi vizsgálata szerint a kínai kutatók – miután évekig visszafejtették a nyugati technológiát – már elkészítettek egy működőképes EUV-litográfiai gép prototípusát. A prototípus állítólag 2025 elején kezdte meg a tesztelést, és képes EUV-fény generálására, bár még nem gyártott működőképes chipeket, és olyan kritikus területeken, mint a precíziós optika, még mindig elmarad az ASML-től. A Reuters által idézett források szerint a kínai kormány reményei szerint 2028 körül már képesek lesznek chipeket gyártani a rendszer segítségével, de 2030-at tartják reálisabb célnak. Ha a Huawei architektúrábeli innovációi végül összefonódnak a hazai fejlesztésű EUV-litográfiával, Kína félvezető-ipari ütemterve a évtized végére egészen más képet mutathat.