Az Apple Silicon és a Nuvia veteránjai egy szokatlan CPU-magot mutatnak be, amely nyitva hagyja az ISA-választási lehetőségeket.

A Nuvacore egy viszonylag új CPU-startup, amelyet az Apple-nél, a Nuviánál és a Qualcommnál tapasztalatot szerzett veterán mérnökök alapítottak, és most kezdi felfedni, hogyan tervezi megépíteni első általános célú processzormagját, amelynek kódneve WarpCore. Gerard Williams III, John Bruno és Ram Srinivasan alapította a vállalatot; mindhárman jelentős tapasztalattal rendelkeznek az egyedi CPU-k tervezésében. Williams korábban társalapítója volt a Nuviának, mielőtt a Qualcomm felvásárolta a vállalatot. A Nuvacore azóta David Williamsont, az Apple korábbi CPU-mérnöki vezetőjét is felvette a hardvermérnöki részleg vezető alelnökeként.

A vállalat most kezdi bemutatni, mitől más a WarpCore. Egy X-bejegyzésben, amely szeptember 29-én jelent meg, a vállalat bemutatta az általa „Core First” fejlesztési modellnek nevezett megközelítést. Ahelyett, hogy a projekt kezdetén választana utasításkészlet-architektúrát, a Nuvacore szerint először megépítheti az alapvető CPU-mag IP-jének jelentős részét, és később választhat ISA-t attól függően, hogy milyen rendszert akar végül megépíteni a vállalat vagy valamelyik partnere.

Ez jelentős eltérés a hagyományos CPU-tervezési módszertantól, amelyben a cél-ISA jellemzően már a kezdetektől meghatározza a tervezést. A Nuvacore szerint a mikroarchitektúra egyes részeinek utasításkészletről való leválasztása nagyobb szabadságot ad a mérnökeinek, hogy először a teljesítményre, az energiahatékonyságra és a szilíciumterületre összpontosítsanak. A vállalat egyelőre nem közölte, hogy a WarpCore végül melyik ISA-t fogja használni. A toborzási anyaga azonban a RISC-V-t, az Arm64-et és az x86-ot is megemlíti a mérnöki munkája szempontjából releváns architektúrákként, ami arra utal, hogy az alapul szolgáló tervet jelentős ISA-rugalmasságot szem előtt tartva fejlesztik.

Természetesen ez nem jelenti azt, hogy az utasításkészletet egyszerűen hozzá lehet illeszteni a maghoz a végén. A dekódolás, a jogosultsági szintek, a memóriaműveletek sorrendje, a kivételkezelés és a szoftverkompatibilitás továbbra is jelentős korlátokat szab a CPU-tervezésnek. A Nuvacore esetében azonban a teljesítménykritikus egységek jelentős része láthatóan kifejleszthető még azelőtt, hogy véglegesen rögzítenék az ISA kiválasztását.

A vállalat álláshirdetései néhány támpontot adnak arról, mit foglal magában ez az alapozó munka. Mérnököket keres többek között az elágazásbecslés, az utasításütemezés, a regiszterátnevezés, a sorrenden kívüli végrehajtás, a load/store-tervezés, a gyorsítótár- és memóriarendszerek, a koherencia és a teljesítménymodellezés területére. RTL-, verifikációs és fizikai tervezési pozíciókra is toboroz, a munkakörök pedig egészen a tape-outig és a szilícium utáni korrelációig terjednek.

A végleges ISA-választás jogi oldala szintén tisztázatlan. A RISC-V viszonylag egyszerű választás, mivel nem igényel az Arméhoz hasonló architektúralicencet. A Nuvacore saját mikroarchitektúrájára épülő Arm-implementációhoz valamikor meg kellene szerezni a megfelelő Arm-architektúrajogokat, ez pedig bonyolult lehet, különösen az Arm Qualcomm/Nuviával folytatott korábbi jogi vitája fényében. Végül az x86 még magasabb akadályt jelent, mivel az implementációs jogokat szigorúan ellenőrzik.

Ez egy másik lehetőséget is felvet: a WarpCore-t talán újrafelhasználható CPU-IP-nek szánják, amelyet a megfelelő architektúralicencekkel rendelkező partnerek igényeikhez igazíthatnak. A vállalat még nem tisztázta, hogy hosszú távú modellje teljes CPU-kra, licencelhető mag-IP-re, félig egyedi szilíciumra vagy ezek valamilyen kombinációjára épül-e.

Egyelőre nem hozták nyilvánosságra a kritikus részleteket, például a WarpCore gyártástechnológiáját, gyorsítótár-hierarchiáját, pipeline-konfigurációját, vektorképességeit vagy a tape-out ütemtervét. Az viszont, hogy szándékosan nyitva hagyják az ISA-ról szóló döntést, a jelenleg fejlesztés alatt álló, teljesen az alapoktól induló CPU-projektek egyik legszokatlanabbikává teszi.